Notice
Recent Posts
Recent Comments
Link
«   2025/01   »
1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 31
Archives
Today
Total
관리 메뉴

dongdorodongdong

제어 데이터 / 장치 / 메모리 본문

Electronic Calculator Architecture

제어 데이터 / 장치 / 메모리

d5ngs 2020. 7. 12. 18:45

제어 데이터


  • 정의
    - 제어장치가 제어 신호를 발생하기 위한 자료
    - CPU가 특정한 Major State와 Timing State에 있을 때 제어 자료에 따른 제어 규칙에 의해 제어 신호가 발생

  • 종류
    - Major State사이의 변천을 제어하는 데이터
    - CPU의 제어점을 제어하는 데이터
    - Instruction 수행 순서를 결정하는 데 필요한 데이터
  •  구분

     Fetch

     Indirect

     Execute

     Interrupt

     State간 변천

     명령어 종류
     주소지정방식

     주소지정방식

     인터럽트 요청 신청

     X

     제어점 제어

     명령어

     유효주소

     명령어의 연산자

     인터럽트 체제에
     따라 다름

     수행 순서 제어

     PC

     X

     PC

     인터럽트 체제에

     따라 다름



제어 장치


  • 정의
    - 필요한 마이크로 연산들이 연속적으로 수행될 수 있도록 제어 신호를 보내는 역할
  •  구분

     고정배선 제어장치

     마이크로 프로그래밍 기법

     반응 속도

     고속

     저속

     회로 복잡도

     복잡

     간단

     경제성

     비경제적

     경제적

     융통성

     X

     O

     구성

     H/W

     S/W



마이크로 프로그램에서 제어 메모리 번지 결정


  • 마이크로 프로그램
    - 내부 제어신호를 발생하는 여러 가지 마이크로 인스트럭션으로 작성된 것으로, 보통 ROM에 저장

  • 특징
    - 제어 메모리에서는 계속적인 마이크로 명령어를 수행하기 위하여 다음과 같은 방법으로 다음 실행할 제어 메모리의 번지를 결정
    - 제어 주소 레지스터 (CAR)
    "값을 1 증가"

    - 명령 레지스터 (IR)
    "지정하는 번지로 무조건 분기"
    "주소 필드로부터 제어 메모리의 주소로 매핑"

    - 상태 레지스터 (SR)
    "조건에 따른 조건부 분기"

    - 서브루틴의 Call과 Return


'Electronic Calculator Architecture' 카테고리의 다른 글

CPU 상태  (0) 2020.07.12
Micro Operation (마이크로 오퍼레이션)  (0) 2020.07.12
Operand (자료부)  (0) 2020.07.01
OP Code (연산자부)  (0) 2020.07.01
CPU 구성 요소  (0) 2020.06.21